Metodología para el diseño y la evaluación de sistemas hardware basada en técnicas de alto nivel
- Autores: Antonio Guzmán Sacristán
- Directores de la Tesis: Marta Beltrán Pardo (dir. tes.)
- Lectura: En la Universidad Rey Juan Carlos ( España ) en 2006
- Idioma: español
- Tribunal Calificador de la Tesis: Pedro Gómez Vilda (presid.), Luis Ignacio Pastor Pérez (secret.), Daniel Mozos Muñoz (voc.), Gustavo Sutter Capristo (voc.), Sergio Cuenca Asensi (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
En esta Tesis Doctoral se pretende aplicar técnicas y lenguajes de descripción Hardware de alto nivel para el diseño de sistemas Hardware de altas prestaciones sobre una FPGA. Además se definen y validan vértices de rendimiento de alto nivel para este tipo de sistemas.
Para corregir estos objetivos, el problema se ha dividido a tres grandes bloques. En el primero, se ha propuesto una arquitectura de altas prestaciones para sistemas FPGA: HIRAOC (HliGH PERFORMACE ARCHITECTUR ON CHIP). Esta arquitectura es capaz de dar soporte a un amplio rango de aplicaciones y está descrita en su totalidad con HERDEL-C.
En el segundo bloque, se han definido métricas de alto nivel como el SPEEDUP, la eficiencia, el coste, la escalabilidad o la robusted para cualificar el vencimiento de este tipo de arquitectura. Y en el último bloque, se ha demostrado la validez de las propuestas realizadas con una aplicación de procesamiento de imagen.
