En este trabajo se realiza un completo estudio teorico y experimental de las estructuras de test para caracterizacion electrica y se desarrolla su aplicacion para la puesta a punto de una tecnologia nmos de puerta de polisilicio. En el primer capitulo se presenta el problema de caracterizacion en microelectronica, se muestra como puede resolverse mediante el uso de estructuras de test, se desarrolla una metodologia de diseño de las mismas y se señalan las necesidades de instrumentacion y tratamiento de datos que conlleva. En el capitulo segundo se analizan los diferentes parametros asociados a una tecnologia nmos. Este analisis es facilmente extrapolable a otras tecnologias diferentes. En el capitulo tercero se presentan las principales estructuras de test. Para cada estructura se realiza un analisis teorico y experimental. Asimismo se señalan las principales normas que hay que cumplir para diseñar y caracterizar correctamente estas estructuras. Por ultimo, en el capitulo cuarto se describe una aplicacion de las estructuras de test desarrolladas para la puesta a punto de una tecnologia nmos. Esta puesta a punto se ha realizado en tres fases sucesivas. En cada una de estas fases se ha desarrollado un chip de test especifico que ha servido de apoyo para la fase siguiente. A lo largo del capitulo se describen estos chips de test y se presentan los resultados de las caracterizaciones de las tecnologias. Se detallan estudios mas complejos de la medida de la diferencia de funciones de trabajo entre metal y silicio, del efecto de los plasmas sobre silicio y xido de silicio y de las causas que degradan los contactos metal-silicio. Asimismo se presenta una caracterizacion parcial, mediante el segundo de estos chips, de una tecnologia nmos-soi por recristalizacion laser. En este mismo capitulo se describe dos tiras de test para incorporar rutinariamente a los circuitos nmos.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados