Optimization of energy consumption and reliability of COTS SRAMs in the presence of radiation
- Autores: Mohammadreza Rezaei
- Directores de la Tesis: Juan Carlos Fabero Jiménez (dir. tes.), Juan Antonio Clemente Barreira (dir. tes.)
- Lectura: En la Universidad Complutense de Madrid ( España ) en 2023
- Idioma: inglés
- Número de páginas: 155
- Títulos paralelos:
- Optimización del consumo de energía y de la robustez de memorias COTS SRRAM en presencia de radiación
- Tribunal Calificador de la Tesis: Juan Antonio Maestro de la Cuerda (presid.), Francisco Miguel García Herrero (secret.), Jesus Omar Lacruz Jucht (voc.), Luis Entrena Arrontes (voc.), Sergio Cuenca Asensi (voc.)
- Programa de doctorado: Programa de Doctorado en Ingeniería Informática por la Universidad Complutense de Madrid
- Materias:
- Enlaces
- Tesis en acceso abierto en: Docta Complutense
- Resumen
- español
En la industria aeroespacial, Memorias RAM estáticas (Static Random Access Memories, SRAM) comerciales estándar (Commercial-Off-The-Shelf, COTS) son una solución rentable para obtener un alto rendimiento a nivel del sistema, que es difícil de obtener utilizando componentes calificados para el espacio. Además, el uso de variación dinámica de voltaje (Dynamic Voltage Scaling, DVS) se usa comúnmente en entornos espaciales, donde el bajo consumo de energía es un problema crítico.
DVS se puede utilizar para reducir el consumo de energía de los sistemas integrados mediante la reducción dinámica del voltaje de polarización de las SRAM volátiles mientras permanecen inactivas. En el paradigma del nuevo espacio, las SRAM COTS, la mayoría de las cuales admiten DVS, se han popularizado ya que proporcionan un alto rendimiento y un bajo costo, aunque no están diseñadas específicamente para el espacio. Un inconveniente importante de DVS es que conlleva un aumento significativo de la sensibilidad del dispositivo frente a Single Event Upsets (SEU). Por lo tanto, para contrarrestar este efecto secundario negativo, DVS se puede combinar con scrubbing, que consiste en refrescar periódicamente la información almacenada en la memoria. Esto evita la acumulación de demasiados cambios de bits en la memoria, por lo que los códigos de corrección de errores (Error Correction Codes, ECC), que normalmente se implementan en la mayoría de las memorias COTS, aún pueden ser efectivos. Sin embargo, el scrubbing tiene una sobrecarga no despreciable en el consumo de energía del sistema que debe tenerse en cuenta para evaluar si DVS será beneficioso globalmente. En otras palabras, no es evidente si DVS conducirá o no a ahorros de energía significativos.
Esta tesis presenta un análisis de la sensibilidad frente a SEU de varias SRAM COTS de alta capacidad y SRAM avanzadas de baja potencia frente a la radiación de protones y neutrones cuando se utiliza DVS para ahorrar energía. Los resultados experimentales mostrarán una clara evidencia de que la sensibilidad a los SEU aumenta cuando se reduce la potencia. Se evaluaron 2 conjuntos de tecnologías sucesivas (bulk SRAM de 65-nm, 90-nm y 130-nm; y A-LPSRAM de 110-nm y 150-nm) frente a neutrones de 14,2 MeV y se compararon con los resultados de protones de 15 MeV y neutrones térmicos. Los datos experimentales también se compararon con simulaciones obtenidas utilizando la herramienta MUSCA-SEP3 por el método Monte-Carlo para predecir el efecto de DVS en la sensibilidad SEE en tecnologías más modernas.
Además, se ha explorado la fiabilidad de varias técnicas ECC de última generación diseñadas para que las memorias mantengan la integridad de sus datos bajo radiación o cualquier otra condición peligrosa, donde es probable que ocurra dicha acumulación de eventos. Para eso, se proporcionará un conjunto de ecuaciones fáciles de usar para estimar la probabilidad de ocurrencia de error en una memoria que implementa diferentes técnicas ECC, en función del número de bitflips acumulados, tamaño de la memoria y tamaño de palabra.
Finalmente, esta tesis proporciona un método sobre cómo combinar de manera efectiva DVS y scrubbing en COTS SRAM volátiles con ECC integrado. El objetivo es ahorrar de manera dinámica la mayor cantidad de energía posible, mientras se garantiza que la mayor sensibilidad debido a la aplicación de DVS no merme la efectividad del ECC de la SRAM.
- English
En la industria aeroespacial, Memorias RAM estáticas (Static Random Access Memories, SRAM) comerciales estándar (Commercial-Off-The-Shelf, COTS) son una solución rentable para obtener un alto rendimiento a nivel del sistema, que es difícil de obtener utilizando componentes calificados para el espacio. Además, el uso de variación dinámica de voltaje (Dynamic Valtage Scaling, DVS) se usa comúnmente en entornos espaciales, donde el bajo consumo de energía es un problema crítico. DVS se puede utilizar para reducir el consumo de energía de los sistemas integrados mediante la reducción dinámica del voltaje de polarización de las SRAM volátiles mientras permanecen inactivas. En el paradigma del "nuevo espacio", las SRAM COTS, la mayoría de las cuales admiten DVS, se han popularizado ya que proporcionan un alto rendimiento y un bajo costo, aunque no están diseñadas específicamente para el espacio. Un inconveniente importante de DVS es que conlleva un aumento significativo de la sensibilidad del dispositivo frente a Single Event Upsets (SEU). Por lo tanto, para contrarrestar este efecto secundario negativo, DVS se puede combinar con scrubbing, que consiste en "refrescar" periódicamente la información almacenada en la memoria. Esto evita la acumulación de demasiados cambios de bits en la memoria, por lo que los códigos de corrección de errores (Error Correction Codes, ECC), que normalmente se implementan en la mayoría de las memorias COTS, aún pueden ser efectivos. Sin embargo, el scrubbing tiene una sobrecarga no despreciable en el consumo de energía del sistema que debe tenerse en cuenta para evaluar si DVS será beneficioso globalmente. En otras palabras, no es evidente si DVS conducirá o no a ahorros de energía significativos...
- español
