Prototipatge Ràpid de la Capa Física d'OFDM: cas HIPERLAN/2
- Autores: Moisès Serra i Serra
- Directores de la Tesis: J. Carrabina (dir. tes.), Pere Martí i Puig (dir. tes.)
- Lectura: En la Universitat Autònoma de Barcelona ( España ) en 2006
- Idioma: catalán
- Tribunal Calificador de la Tesis: Lluís Terés Terés (presid.), Lluís Ribas Xirgo (secret.), Vicenç Parisi Baradad (voc.), Carles Pous (voc.), Jaime Piera Fernández (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: TDX
- Resumen
Aquesta tesi presenta laplicació duna nova metodologia de prototipatge ràpid basada en plataformes per a subsistemes de comunicació, en concret, la part digital de la capa física del protocol sense fils HiperLAN/2.
Les principals contribucions daquest treball de recerca són:
- Formulació i validació duna metodologia de disseny que transforma directament les especificacions a nivell de sistema a plataformes físiques, mantenint de forma intensiva la verificació heterogènia multinivell.
- Exploració i implementació de noves arquitectures hardware per millorar algorismes complexos en la cadena HiperLAN/2, obtenint models sintetitzables per la capa física digital de lemissor i receptor de lHiperLAN/2.
- Prototipatge de la part digital de la capa física de lemissor HiperLAN/2 amb una tassa de transmissió de dades de 12MBits/s, en una plataforma adequada per a sistemes WLAN. El propòsit daquest prototipatge és demostrar lalta productivitat de la metodologia que acaba implementant el disseny en plataformes físiques.
Aquest treball sestructura en quatre parts: conceptes fonamentals, metodologia de prototipatge ràpid, disseny de la capa física i prototipatge de lemissor.
Als conceptes fonamentals, es fa una introducció a la modulació OFDM explicant el model de senyal, propietats i avantatges daquesta modulació. A continuació, es presenta lestàndard sense fils HiperLAN/2 que utilitza la modulació OFDM. En concret, es presenten els entorns de treball, la topologia, la capa física, la complexitat del model i tipus de ràfegues de lestàndard HiperLAN/2.
A la metodologia de prototipatge ràpid dun sistema WLAN, es presenta la metodologia utilitzada pel prototipatge de lemissor i receptor de la part digital de la capa física de lHiperLAN/2. A continuació es fa una introducció al prototipatge ràpid, sexposen els requeriments de les plataformes de prototipatge dun sistema WLAN, es mostren lestat de lart dentorns i plataformes per a sistemes WLAN i sexpliquen les arquitectures de les FPGAs de Virtex. A continuació, es presenta la metodologia WLAN amb els mètodes de sincronització i els fluxos de disseny que utilitza. En concret, es presenten dos fluxos de disseny diferents, un flux clàssic i laltre més específic adaptats als sistemes WLAN, els quals ofereixen varies alternatives molt interessants de verificació heterogènia multinivell. Per acabar, es comenten els conceptes dabstracció funcional, dortogonalitat i dheterogeneïtat de la metodologia.
Al disseny de la capa física de lemissor i receptor es mostren en detall les seves estructures i els seus components computacionals. Shan proposat contribucions significatives pels mòduls de la IFFT/FFT, equalitzador de canal, sincronitzador, interleaver/deinterleaver i Viterbi. Els resultats de síntesis mostren la millora en comparació amb dissenys alternatius actuals. Els models obtinguts de lemissor i del receptor mostren la seva funcionalitat i les seves prestacions a nivell de sistema.
Al prototipatge de lemissor, es descriuen el canvis aplicats al model de lemissor per tal de fer el prototipatge en una plataforma específica. Al final, es presenten els resultats obtinguts a través de lanalitzador despectres i es fa una estimació del consum de potència de lemissor que validen el mètode proposat.
_________________________________________________ This thesis presents the application of a new platform-based rapid prototyping methodology to the design of a communications subsystem, specifically the digital part of the physical layer of the HiperLAN/2 wireless protocol.
The main contributions of this research work are:
- Formulation and validation of a design methodology that directly transforms system level specifications to silicon platforms, while stressing heterogeneous multilevel verification.
- Exploration and implementation of new hardware architectures to improve some complex algorithms in the HiperLAN/2 chain, obtaining synthesizable models for the digital part of the physical layer of HiperLAN/2 transmitter and receiver, which were validated in the hardware architecture.
- Prototyping of the digital part of the physical layer of the HiperLAN/2 transmitter with a 12Mbits/s data transmission rate in a silicon platform, well-suited for WLAN systems. The aim of this prototype is to show the high productivity of the design methodology that ends into real platforms.
This dissertation is structured in four parts: fundamental concepts, rapid prototyping methodology, design of the physical layer, and transmitter prototyping.
The fundamental concepts part introduce OFDM modulation, and outlines the signal model as well as its advantages and disadvantages. Next, the standard wireless HiperLAN/2, that uses OFDM modulation, is presented. The working environment, network topology, physical layer, model complexity and burst types are discussed.
The chapter on rapid prototyping methodology for a WLAN system describes the design methodology proposed to prototype the transmitter and receiver of the digital part of the physical layer of HiperLAN/2, starting from the WLAN system requirements that lead to the selection of specific prototyping platforms. Current HW implementation capabilities are presented through the architecture of Virtex FPGAs, used as core hardware device. Next, we detail the WLAN system design methodology with the design flow and synchronization methods used. Two design flows are presented, a more general flow and a specific one, adapted to WLAN systems. These design flows detail different powerful options of heterogeneous multilevel verification, that profit from modern concepts of functional abstraction, orthogonality and heterogeneity.
The part about physical layer design of transmitter and receiver shows their structures and detail their computational components. Significant contributions have been proposed for IFFT/FFT, channel equalizer, synchronization, interleaver/deinterleaver and Viterbi modules. Synthesis results show their performance quality compared to current alternative designs. The overall results obtained from the transmitter and receiver models show also its global behavior and system level performance.
Transmitter prototyping describes changes applied to the transmitter model in order to map it into the specific silicon platform. Out of this complete prototype we extracted data from the spectrum analyzer and of transmitters power consumption that validate the proposed approach.
