Resumen de Estudio, modelado y simulación de memorias RRAM
Resumen de la tesis doctoral ESTUDIO, MODELADO Y SIMULACIÓN DE MEMORIAS RRAM Actualmente uno de los nichos de mercado más importantes en la industria microelectrónica es el de memorias no volátiles. Los cambios producidos en las costumbres de los usuarios promovidos por la revolución de la tecnología portátil y el aumento de la cantidad de información que generamos y almacenamos han puesto estas memorias en primera línea de ventas e investigación.
En la última década, el mercado de las memorias no volátiles ha estado plenamente dominado por memorias de tipo Flash, tanto en su arquitectura NOR como NAND. Sin embargo, en los últimos años se viene anunciando que el escalado de estas memorias pronto alcanzará límites a partir de los cuales se presentan efectos que dificultarán o impedirán por completo su operación: corriente SILC (Stress Induced Leakage Current), ruido de tipo telegráfico RTN (Random Telegraph Noise), atrapamiento de carga y desplazamiento de la tensión umbral [1]. Además de los problemas de funcionamiento interno de cada celda, también están apareciendo otros problemas de funcionamiento de las memorias debido al aumento de la integración de las celdas dentro de la matriz de la memoria, es decir, el aumento del número de celdas por unidad de superficie. Esto hace que aparezcan capacidades parásitas como consecuencia de acoplamientos de dos celdas adyacentes que ya se encuentran demasiado cercanas entre sí [2, 3]. A este tipo de efectos de acoplamiento se les conoce como Cross-Talk.
En los últimos años se están proponiendo algunas alternativas para sustituir la arquitectura Flash por otra que solucione estos problemas. Un grupo de trabajo perteneciente al comité que elabora el conocido ITRS (Internacional Technology Roadmap for Semiconductor) se encargó de evaluar diferentes tipos de memorias en desarrollo y sus prestaciones para discernir cuáles presentarían mejores condiciones para sustituir a las memorias Flash para su fabricación en masa con fines comerciales [4]. Destacaron las memorias de tipo resistivo, RRAMs (Resistive Random Access Memory), como una de las candidatas más firmes [4].
El interés que han despertado estas memorias se refleja también en el elevado número de publicaciones que han aparecido en los últimos años. Además, en las últimas ediciones del congreso de referencia mundial en el campo de los dispositivos electrónicos IEDM (International Electron Device Meeting), los dispositivos con más contribuciones asociadas fueron las RRAM. Por último, numerosas empresas privadas como Crossbar, Sony, Panasonic, HP, Towerjazz¿ han puesto también su mirada, y su dinero, en esta nueva tecnología.
Las memorias RRAM (también conocidas como ReRAM) basan su funcionamiento en la conmutación entre estados de diferente resistencia (Resistive Switching, RS). Hay varios tipos de memorias RRAM, según el mecanismo físico-químico involucrado en la conmutación entre los estados de alta y baja conductividad. Sin embargo, en la mayoría de los casos los dispositivos son extremadamente simples de fabricar (consisten en dos contactos metálicos o semiconductores con un óxido en medio) y con una gran compatibilidad con la tecnología CMOS. Con dos niveles de tensión diferentes se pueden forzar las transiciones entre los estados de alta y baja resistividad. La sencillez de funcionamiento y de fabricación les da unas perspectivas extremadamente atractivas para abordar con éxito las necesidades de escalado a las que se enfrentarán en el contexto tan competitivo de la industria electrónica actual. Además, su alta velocidad de conmutación también las postula como buenas candidatas para nuevos nichos tecnológicos. Sin embargo, los principios físicos y químicos involucrados en las transiciones todavía no han sido del todo clarificados.
Con el fin de contribuir al desarrollo de esta prometedora tecnología, en el contexto de esta tesis doctoral se ha desarrollado un simulador macroscópico para este tipo de dispositivos al que hemos llamado SIM2RRAM [6, 7]. A partir de los resultados obtenidos, y su comparación con resultados experimentales, se ha realizado un modelado y análisis del funcionamiento interno desde el punto de vista estructural, térmico y eléctrico. Estos estudios se han hecho sobre dos tipos de celdas de memoria RRAM: Cu/HfO2/Pt fabricados por el Laboratory of Nanofabrication and Novel Device Integration, Chinese Academy of Sciences que presentan un comportamiento lineal a bajas tensiones, y la celda Ni/HfO2/Si-n+ fabricada en el Departamento de Micro y Nanosistemas del IMB-CNM (CSIC) de Barcelona cuyo comportamiento es no lineal en el mismo rango de tensiones.
Además del estudio de los mecanismos físicos que definen procesos de RS también se ha analizado su dependencia con la temperatura externa al dispositivo [8]. Del mismo modo, para la RRAM tipo Ni/HfO2/Si-n+ se ha estudiado en detalle la relación existente entre las dos componentes resistivas que dan lugar al comportamiento no lineal de tipo de celdas. En este estudio se ha definido un nuevo parámetro, al que hemos llamado Tensión Umbral del proceso de reset (VTH_RESET), que es accesible experimentalmente y permite obtener información sobre la relación de las dos componentes resistivas.
Desde el punto de vista de la implementación de estas celdas RRAM dentro de una estructura mayor, es necesario contar con herramientas eficaces tanto para la detección de la tensión a la que se produce la conmutación resistiva como para el desarrollo de estos sistemas electrónicos. Unas de las plataformas más usadas para el diseño de estos sistemas es SPICE. Por este motivo, también hemos iniciado el desarrollo de modelos compactos circuitales [9], para la simulación en esta plataforma, usando como base algunos de los modelos implementados también en el simulador SIM2RRAM.
Bibliografía [1] Ielmini, D. (2009). ¿Reliability issues and modeling of flash and post-flash memory¿. Microelectronic Engineering, 86(7), 1870-1875.
[2] Lee, J. D., Hur, S. H., and Choi, J. D. (2002). ¿Effects of floating-gate interference on NAND flash memory cell operation¿. Electron Device Letters, IEEE, 23(5), 264-266.
[3] Atwood, G. (2004). ¿Future directions and challenges for ETox flash memory scaling¿. Device and Materials Reliability, IEEE Transactions on, 4(3), 301-305.
[4] Hutchby, J., and Garner, M. (2010). ¿Assessment of the Potential and Maturity of Selected Emerging Research Memory Technologies Workshop and ERD/ERM Working Group Meeting¿. International Technology Roadmap for Semiconductors. Disponible en: [5] Liu, T. Y., Yan, T. H., Scheuerlein, R., Chen, Y., Lee, J. K., Balakrishnan, G., ... and Fasoli, L. (2014). ¿A 130.7-mm2 2-Layer 32-Gb ReRAM Memory Device in 24-nm Technology¿. Solid-State Circuits, IEEE Journal of, 49(1), 140-153.
[6] Villena, M. A., Jimenez-Molinos, F., Roldán, J. B., Suñé, J., Long, S., Lian, X., ... and Liu, M. (2013). ¿An in-depth simulation study of thermal reset transitions in resistive switching memories¿. Journal of Applied Physics, 114(14), 144505.
[7] Villena, M. A., González, M. B., Jiménez-Molinos, F., Campabadal, F., Roldán, J. B., Suñé, J., ... and Miranda, E. (2014). ¿Simulation of thermal reset transitions in resistive switching memories including quantum effects¿. Journal of Applied Physics, 115(21), 214504.
[8] Villena, M. A., González, M. B., Roldán, J. B., Campabadal, F., Jiménez-Molinos, F., Gómez-Campos, F. M., and Suñé, J. (2015). ¿An in-depth study of thermal effects in reset transitions in HfO2 based RRAMs¿. Solid-State Electronics, 111, 47-51.
Jimenez-Molinos, F., Villena, M., Roldan, J. B., and Roldan, A. M. (2015). ¿A SPICE Compact Model for Unipolar RRAM Reset Process Analysis¿. Electron Devices, IEEE Transactions on, 62(3), 955-962.
Villena, M. A., Roldán, J. B., Jimenez-Molinos, F., Suñé, J., Long, S., Miranda, E., and Liu, M. (2014). ¿A comprehensive analysis on progressive reset transitions in RRAMs¿. Journal of Physics D: Applied Physics, 47(20), 205102.
