Resumen de Modelado y generación flexible de núcleos de procesador SPARC para aplicaciones específicas
En esta tesis se ha establecido una metodología basada en VHDL para estudiar de forma cómoda y versátil la incidencia de diferentes estrategias microarquitecturales y de diseño en las prestaciones finales de un procesador generado como un núcleo para sistemas integrados en un chip. Esta metodología se apoya en el empleo eficiente de un entorno gráfico de modelado. Esta eficiencia se orienta principalmente a facilitar el control de los diferentes detalles de la microarquitectura, tanto en la concepción y el modelado como en la fase de síntesis lógica y física. Con frecuencia los entornos de diseño han concentrado su capacidad de análisis en los niveles arquitecturales, lo que se hademostrado insuficiente en núcleos destinados a sistemas empotrados. Empleando esta metodología se ha desarrollado un modelo de un núcleo de una Unidad de Enteros de un Procesador SPARC, de sus extensiones VIS, y de la Unidad de Coma Flotante. Partiendo de estos modelos se han desarrollado distintas versiones con idéntica Arquitectura de Juego de Instrucciones pero con pequeñas variaciones tanto microarquitecturales como de diseño. De esta forma, y gracias al flujo de diseño establecido, ha resultado sencillo evaluar el impacto de algunas de las cuestiones de diseño que intervienen en estas versiones. Esta evaluación se realiza en forma de análisis de sensibilidad. Al realizarse la medida de algunos de los parámetros característicos de las síntesis físicas resultantes se ha puesto de relieve la importancia que tiene el haber establecido los mecanismos para determinar la influencia que presenta cada decisión de diseño. Esta relevancia se ha manifestado en la gran dispersión de prestaciones y en la naturaleza heterogénea de las características que han resultado en los núcleos generados. Se aumenta así la visibilidad del espacio de diseño a explorar, su dispersión y sus causas. El análisis cuantitativo ha per
