Variabilitat depenent del temps per BTI i portadors calents en MOSFETS ultraescalats

• Autores: Nuria Ayala Cintas
• Directores de la Tesis: Javier Martín Martínez (dir. tes.), Montserrat Nafria i Maqueda (dir. tes.)
• Lectura: En la Universitat Autònoma de Barcelona ( España ) en 2013
• Idioma: catalán
• Tribunal Calificador de la Tesis: Francisco V. Fernández Fernández (presid.), Xavier Oriols Pladevall (secret.), Joan Marc Rafí Tatjer (voc.)
• Enlaces
  • Tesis en acceso abierto en:  TDX  DDD  TESEO 
• Resumen

  • Durant el treball de tesi s’ha permès ampliar una línia d’investigació al grup de recerca REDEC (Reliability of Electron Device and Circuits) del Departament d’Enginyeria Electrònica de la Universitat Autònoma de Barcelona (UAB), dedicada a la fiabilitat del transistors MOSFET nanoelectrònics. En particular, en l’estudi de la degradació per Channel Hot-Carrier (CHC), Bias Temperature Instability (BTI). A més, també s’ha estudiat la variabilitat relacionada amb el procés de fabricació, així com els efectes de la degradació i variabilitat dels transistors en el funcionament de circuits electrònics. Dintre d’aquest camp, aquesta tesi s’ha centrat en l’estudi del mecanisme de degradació BTI del material de porta dels MOSFETs. En aquest cas s’ha analitzat la degradació de transistors MOSFET per CHC i BTI, estressos inhomogenis i homogenis, respectivament. Una de les característiques exclusives d’aquest mecanisme ha estat la dependència de la degradació induïda amb el temps de relaxació (temps que transcorre des que l’estrès s’atura fins que es mesura els seus efectes), realitzada per configuracions experimentals molt específiques i ajustos de la instrumentació utilitzada. Per aquest motiu, durant aquest treball s’ha implementat i optimitzat el set-up experimental necessari per a l’estrès i la caracterització dels efectes dels estressos a nivell de dispositius, tenint en compte el temps de relaxació. Aquest set-up ha estat emprat per a fer un estudi exhaustiu d’aquest mecanisme de degradació, analitzant la dependència de la variació de la tensió llindar amb els paràmetres d’estrès tals com la tensió, temperatura, temps d’estrès i temps de relaxació. A partir dels resultats obtinguts, s’ha proposat una llei empírica que permet predir el valor de la tensió llindar a les tensions a les condicions d’operació dels dispositius dins de circuits electrònics, com inversors i cel·les de memòria, amb l’objectiu de incloure-les en simuladors de circuits. La metodologia de caracterització de dispositius més simulació de circuits adoptada en aquest treball obre nova via per anàlisi de la fiabilitat de dispositius i circuits, extrapolable a altres tecnologies.