En el presente artículo se describe la realización de un analizador lógico de estados que permite integrar la fase de verificación y test del sistema diseñado en el entorno de desarrollo MAX+PLUS II.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados