Test generation at the algorithm-level for gate-level fault coverage.

• Autores: E. Bareisa, V. Jusas, K. Motiejunas, R. Seinauskas
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 48, Nº. 7, 2008, págs. 1093-1101
• Idioma: inglés
• Texto completo no disponible (Saber más ...)