Solder joint and trace line failure simulation and experimental validation of fan-out type wafer level packaging subjected to drop impact.

• Autores: C.-Y. Chou, T.-Y. Hung, S.-Y. Yang, M.-C. Yew, W.-K. Yang, K.-N. Chiang
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 48, Nº. 8-9, 2008, págs. 1149-1154
• Idioma: inglés
• Texto completo no disponible (Saber más ...)