CMOS logic gate performance variability related to transistor network arrangements.

• Autores: D.N. Da Silva, A.I. Reis, R.P. Ribas
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 49, Nº. 9-11, 2009, págs. 977-981
• Idioma: inglés
• Texto completo no disponible (Saber más ...)