Si-Substrate Modeling toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design

• Autores: Toshiki Kanamoto
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3560-3568
• Idioma: inglés
• Texto completo no disponible (Saber más ...)