Power-Efficient LDPC Decoder Architecture Based on Accelerated Message-Passing Schedule

• Autores: Kazunori Shimizu
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3602-3612
• Idioma: inglés
• Texto completo no disponible (Saber más ...)