Partial Order Reduction for Timed Circuit Verification Based on Level Oriented Model

• Autores: Tomoya Kitai
• Localización: IEICE transactions on information and systems, ISSN 0916-8532, Vol. 86, Nº 12, 2003, págs. 2601-2611
• Idioma: inglés
• Texto completo no disponible (Saber más ...)