Reduction of the Target Fault List and Fault Simulation Method for Crosstalk in Clock-Delayed Domino Circuits

• Autores: Kantero Shimizu
• Localización: IEICE transactions on information and systems, ISSN 0916-8532, Vol. 85, Nº 10, 2002, págs. 1526-1533
• Idioma: inglés
• Texto completo no disponible (Saber más ...)