A CAD-Compatible SOI-CMOS Gate Array Using 0.35 µm Partially-Depleted Transistors

• Autores: K. Ueda
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 2, 2000, págs. 205-211
• Idioma: inglés
• Texto completo no disponible (Saber más ...)