A High-Speed and Area-Efficient Dual-Rail PLA Using Divided and Interdigitated Column Circuits

• Autores: H. Yamaoka, M. Ikeda, K. Asada
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 6, 2004, pág. 1069
• Idioma: inglés
• Texto completo no disponible (Saber más ...)