A Low-Power Systolic Array Architecture for Block-Matching Motion Estimation

• Autores: T. Matsuno, M. Miyama, J. Miyakoshi, Y. Murachi, K. Hamano
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 4, 2005, pág. 559
• Idioma: inglés
• Texto completo no disponible (Saber más ...)