An Integrated Timing and Dynamic Supply Noise Verification for Multi-10-Million Gate SoC Designs

• Autores: S. Miyahara, M. Hirata, K. Satoh, H. Tsujikawa, K. Shimazaki, M. Nagata, M. Fukazawa
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 11, 2006, págs. 1535-1543
• Idioma: inglés
• Texto completo no disponible (Saber más ...)