A refinement calculus for the synthesis of verified hardware descriptions in VHDL

• Autores: Peter T. Breuer, Carlos Delgado Kloos
• Localización: ACM transactions on programming languages and systems, ISSN 0164-0925, Vol. 19, Nº 4, 1997, págs. 586-616
• Idioma: inglés
• Texto completo no disponible (Saber más ...)