Efecto de pulsos digitales en circuitos CMOS en presencia de transistores con la puerta flotante

• Autores: Joan Figueras Pamies, Antonio Rubio, Víctor Hugo Champac Vilela
• Localización: Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 177-182
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • El Test por retardo (Delay Testing) de circuitos integrados CMOS permite la detección de defectos difícilmente testables utilizando métodos lógicos tradicionales. En este trabajo se analizan las posibilidades del Test por retardo de circuitos integrados CMOS complementarios con defecto de puerta flotante. Este defecto es causado por un abierto en la línea de polisilicio que controla la tensión de puerta del transistor.