Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991 - Dialnet

Ir al contenido

Ayuda

Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991

Imagen de portada del libro Diseño de circuitos integrados

Información General

Editores: Universidad de Cantabria
Año de publicación: 1991
País: España
Idioma: español
ISBN: 84-87412-61-0
Recoge los contenidos presentados a: Congreso de Diseño de Circuitos Integrados (6. 1991. Santander).
Texto completo no disponible (Saber más ...)

Otros catálogos

Red de Bibliotecas Universitarias (REBIUN)

Listado de artículos

- Caracterización automática de circuitos integrados analógicos vía análisis simbólico
  Francisco V. Fernández Fernández, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 21-26
- Análisis de fallos introducidos por diseño en circuitos CMOS VLSI
  Jaume Agapit Segura Fuster, V. Champac, Rosa Rodríguez Montañes, Joan Figueras Pamies, A. Rubio
  - Resumen
  págs. 27-31
- Influencia de las estructuras LFSR y CAR en la velocidad de operación de circuitos digitales: un análisis compartivo
  María de Mar Martínez Solórzano, Beatriz Rioja, Salvador Bracho
  - Resumen
  págs. 33-38
- Análisis comparativo de tres técnicas de simulación de fallos
  Y. Torroja, Teresa Riesgo, Eduardo Torre Arnanz, J. Uceda
  - Resumen
  págs. 39-44
- Un nuevo modelo funcional para CCII
  Pedro Antonio Martínez Martínez, Alfonso Carlosena García, Rafael Cabeza Laguna
  - Resumen
  págs. 47-50
- Diseño de condensadores variables integrados
  Luis Serrano Arriezu, Alfonso Carlosena García, Daniel Müller, Óscar Vela
  - Resumen
  págs. 51-56
- OTA activamente compensada para el procesamiento monolítico contínuo en el tiempo de señales de alta frecuencia
  Juan Francisco Duque Carrillo, Edgar Sánchez Sinencio
  - Resumen
  págs. 57-60
- Sobre el diseño de comparadores de intensidad
  Rafael Domínguez Castro, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 61-66
- Un generador de módulo para llaves analógicas con aplicación a convertidores A/D y D/A
  Alberto Yúfera García, Adoración Rueda Rueda, José Luis Huertas Díaz
  - Resumen
  págs. 67-72
- Modelado y caracterización de BJTs laterales en tecnologías CMOS<3[mi]m
  Belén Pérez Verdú, Francisco V. Fernández Fernández, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 75-80
- Modelización de los efectos de un "spike" en las uniones de un HBT mediante transporte por emisión termoiónica
  Juan Miguel López González, Lluís Prat Viñas
  - Resumen
  págs. 81-85
- Efectos de resistencias y capacidades parásitas sobre la respuesta temporal de los mosfets
  Lluís Ribas Xirgo, Josep Ma. Pérez, Jordi Riera Baburés, J. Carrabina, Lluís Terés Terés
  - Resumen
  págs. 87-91
- Variación con la temperatura de la posición interfacial del nivel de Fermi en una estructura MOS: estudio por simulación
  Agustin de Dios Hernández, José Luis Orantes de la Fuente, Helena Castán Lanaspa, Luis A. Bailón Vega, Juan Barbolla Sánchez
  - Resumen
  págs. 93-98
- Diseño de un generador aleatorio de bit
  Manuel Jesús Bellido Díaz, A Acosta, Manuel Valencia Barrero, José Luis Huertas Díaz
  - Resumen
  págs. 101-106
- Diseño de una familia de pads
  Antonio José Acosta Jiménez, Ángel Barriga Barros, Manuel Valencia Barrero, José Luis Huertas Díaz
  - Resumen
  págs. 107-112
- Multiplicador binario sistólico
  J. Arechabala, Eduardo Boemo Scalvinoni, Juan M. Meneses Chaus
  - Resumen
  págs. 113-117
- Circuito Barrel-Shifter para la implementación VLSI de aplicaciones de DSP con elevado flujo de datos
  R. Pereira, Juan Antonio Michell Martín, José Manuel Solana Quirós
  - Resumen
  págs. 119-124
- Memoria asociativa para reconocimiento de espectros
  Pablo Aguayo de Hoyos, Pedro Gómez Vilda
  - Resumen
  págs. 125-130
- Búsqueda guiada frente a búsqueda aleatoria para el diseño de opamps CMOS
  Fernando Manuel Medeiro Hidalgo, Rafael Domínguez Castro, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 133-138
- Bloques básicos para la generación de ruido coloreado en tecnología CMOS
  Manuel Delgado Restituto, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 139-144
- Modelado dinámico comparativo de espejos de corriente CMOS
  Francisco V. Fernández Fernández, Rafael Domínguez Castro, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 145-150
- Sistemas R-activos integrados: una visión crítica
  S. Porta, Alfonso Carlosena García
  - Resumen
  págs. 151-156
- Criterios para el diseño de osciladores VFO RC-Activos integrados
  Santiago Celma, Alfonso Carlosena García, Pedro Antonio Martínez Martínez
  - Resumen
  págs. 157-161
- Fallos del tipo puente entre líneas de entrada y salida en circuitos de tecnología CMOS
  Rosa Rodríguez Montañes, Joan Figueras Pamies, Antonio Rubio
  - Resumen
  págs. 165-170
- Caracterización de defectos en circuitos CMOS para detección Iddq
  A. Álvarez, Carles Ferrer, N. Fàbregas, Joan Oliver Malagelada, M. Rullán
  - Resumen
  págs. 171-175
- Efecto de pulsos digitales en circuitos CMOS en presencia de transistores con la puerta flotante
  Joan Figueras Pamies, Antonio Rubio, Víctor Hugo Champac Vilela
  - Resumen
  págs. 177-182
- Aproximación a la detección de señales espurias en circuitos combinacionales CMOS
  A. Rubio, Rachel F. Moll
  - Resumen
  págs. 183-186
- Diseño de un circuito integrado para la Conmutación por Modo de Transferencia Asíncrono: el ICM2
  Pierre Yves Plaza Tron, Fermín Calvo Torre, Pedro A. Mateos Borrego
  - Resumen
  págs. 189-192
- Multiplexor y Demultiplexor de 16 canales STM1
  Clara Cea D'Ancona, Rafael Burriel Lluna
  - Resumen
  págs. 193-198
- Diseño de un demultiplexor de bus digital de vídeo y generador de sincronismos
  Miguel A. Cristobal
  - Resumen
  págs. 199-204
- Diseño de un circuito integrado de transmisión-recepción serie/paralelo, con tecnología gate array de 1,5 [mi]
  José Marcos Alonso Álvarez, Juan Díaz González, Miguel Ángel Pérez García, Juan Manuel Lopera Ronda
  - Resumen
  págs. 205-210
- Diseño de un ASIC bifuncional para la simplificación de sistemas basados en microprocesador con elevado número de entradas/salidas paralelo
  Emili Lupon, Francisco Castillo, Ignasi Munilla
  - Resumen
  págs. 211-216
- Metodología de diseño de sistemas empotrados: proyecto TEIDE
  J. I. Goicolea, S. Olcoz, A. González
  - Resumen
  págs. 219-221
- Un sistema flexible de síntesis de alto nivel
  Román Hermida Correa, Francisco Tirado Fernández, María Inés Fernández Camacho, Daniel Mozos Muñoz, Julio Septién del Castillo, A. Sotelo
  - Resumen
  págs. 223-228
- Sistema electrónico con funcionalidad de red neuronal digital basado en nuevos conceptos sobre la fase de relajación
  J. Carrabina, J. C. Calderón, F. Lisa, C. Pérez, F. Garrido, N. Avellana, E. Valderrama
  - Resumen
  págs. 229-234
- Estrategia de diseño, arquitectura y pruebas de un circuito telefónico inteligente de máxima integración (Proyecto Eureka)
  Rafael Burriel Lluna, Pedro Werheit, Francisco Díaz Molina, Pablo García Gil
  - Resumen
  págs. 235-240
- Diseño jerárquico de un procesador RISC educacional mediante el uso de un HDL
  Pedro Joaquín Gil Vicente, Ginés Benet Gilabert, Vicente Atienza Vanacloig, Juan José Serrano Martín
  - Resumen
  págs. 243-248
- Diseño de un procesador para la identificación de patrones
  Ramón Doallo, Francisco Argüello Pedreira, Javier Díaz Bruguera, Emilio López Zapata
  - Resumen
  págs. 249-254
- Estrategias de gestión en un banco de registros tipo RISC
  G. Álvarez, A. Guerendiain, Amaya Ibarra, C. Rodríguez, C. Ruiz
  - Resumen
  págs. 255-260
- Control del diseño en un sistema de síntesis de alto nivel
  Daniel Mozos Muñoz, Julio Septién del Castillo, María Inés Fernández Camacho
  - Resumen
  págs. 263-268
- Experiencias en el diseño de circuitos integrados en forma automática desde la descripción a nivel algorítmico hasta silicio
  Ernani Randon, Pablo Sánchez, Eugenio Villar Bonet
  - Resumen
  págs. 269-274
- Optimización del tiempo de ciclo en la planificación de operaciones
  Jordi Cortadella Fortuny, Rosa M Badia
  - Resumen
  págs. 275-280
- Autotest de buses de interconexión
  Eugeni Isern Riutort, Joan Figueras Pamies
  - Resumen
  págs. 283-288
- Medidas estructurales de testabilidad secuencial
  Salvador Bracho, María de Mar Martínez Solórzano, I. González
  - Resumen
  págs. 289-294
- Detección de stuck-open en circuitos con estructura BILBO
  Pedro A. Mateos Borrego, Manuel Escudero, María José Aguado Gómez, Niceto Pérez Cagigal, Francisco J. Llacer, Miguel Ángel Allende Recio
  - Resumen
  págs. 295-300
- Entorno de simulación de arrays sistólicos
  J. Arechabala, Eduardo Boemo Scalvinoni, C. Sanz, Juan M. Meneses Chaus
  - Resumen
  págs. 303-306
- Compresión de imágenes por transformada bidimensional de Haar: análisis de prestaciones y arquitectura para implementación VLSI de la 2D-FHT en tiempo real
  Jose Ángel Miguel Díaz, Ángel María Burón Romero, José Manuel Solana Quirós
  - Resumen
  págs. 307-311
- Realización VLSI de un modelo coclear
  P. Garrido, N. Avellana, J. Carrabina, E. Valderrama, Pedro Gómez Vilda
  - Resumen
  págs. 313-318
- Posicionado de celdas estándar en un entorno de floorplanning
  L. París, Teresa Osés
  - Resumen
  págs. 321-326
- Filtros de onda analógicos en modo de corriente
  Alberto Yúfera García, Adoración Rueda Rueda, José Luis Huertas Díaz
  - Resumen
  págs. 327-332
- Distribución automática de diseños en MPCs
  X. Comuñas, L. París, Teresa Osés, Lluís Terés Terés
  - Resumen
  págs. 333-337
- Transitorios en el test de consumo de intensidad en circuitos mixtos
  Salvador Bracho, Javier Argüelles
  - Resumen
  págs. 341-346
- Aplicación de estrategias de votado en circuitos analógicos SC
  Adoración Rueda Rueda, Diego Vázquez García de la Vega, José Luis Huertas Díaz
  - Resumen
  págs. 347-350
- Test del circuito analógico/digital CAE
  Luis María Pérez Roldán, Pedro A. Mateos Borrego, Fermín Calvo Torre
  - Resumen
  págs. 351-354
- Amplificador buffer CMOS para el testado de circuitos analógicos y mixtos de alta velocidad
  Raquel Pérez-Aloe Valverde, Juan Francisco Duque Carrillo
  - Resumen
  págs. 355-357
- Desarrollo de un sistema de test para circuitos integrados analógico-digitales
  Joan Oliver Malagelada, N. Fàbregas, A. Álvarez, Carles Ferrer, M. Rullán
  - Resumen
  págs. 359-364
- Un compilador de buffers para diseños optimizados
  D. Navarro, A. Roy
  - Resumen
  págs. 367-374
- A VLSI design system for teaching introduction to micro-electronics
  Etienne Sicard
  - Resumen
  págs. 375-379
- CLIP: software para facilitar el desarrollo de bibliotecas de celdas CMOS
  Jordi Riera Baburés, Lluís Ribas Xirgo, Josep Ma. Pérez, J. Carrabina, Lluís Terés Terés
  - Resumen
  págs. 381-386
- BITPG: procedimientos de generación de vectores de test para fallos cortocircuito en circuitos CMOS
  Miquel Roca Adrover, Antonio Rubio
  - Resumen
  págs. 389-392
- Simulación y generación de vectores de test para circuitos integrados mediante el uso de transputers
  Eduardo Torre Arnanz, Y. Torroja, Teresa Riesgo, J. Uceda
  - Resumen
  págs. 393-398
- Circuitos para controlabilidad de CI por haz electrónico (E-Beam)
  Jordi Madrenas Boadas, Joan Cabestany Moncusí
  - Resumen
  págs. 399-403
- Diseño y optimización de sumadores en tecnología GaAs
  Roberto Sarmiento, Valentín de Armas Sosa, Pedro P. Carballo, Jose Francisco López Feliciano, Amparo Núñez-Reyes
  - Resumen
  págs. 407-412
- Diseño y optimización de multiplicadores para procesado digital de señales en tecnología GaAs
  Roberto Sarmiento, Juan Antonio Montiel Nelson, Pedro P. Carballo, Jose Francisco López Feliciano, Amparo Núñez-Reyes
  - Resumen
  págs. 413-418
- Diseño de circuitos ópticos integrados
  José Miguel López Higuera, Manuel López-Amo Sainz, M. A. Muriel
  - Resumen
  págs. 419-424
- Modelo para análisis temporal de circuitos digitales SDCFL
  A. Hernández, Luis Gómez Déniz, Antonio Núñez Ordóñez
  - Resumen
  págs. 425-430
- Arquitectura y circuitos para optimizadores neuronales programables en tecnología CMOS
  Rafael Domínguez Castro, Ángel Benito Rodríguez Vázquez, José Luis Huertas Díaz
  - Resumen
  págs. 433-438
- Red neuronal celular CMOS en modo de corriente con matrices de ponderación dinámicamente modificables
  Alberto Prieto Espinosa, Mancia Anguita López, Francisco José Pelayo Valle, Antonio Francisco Díaz García, Julio Ortega Lopera
  - Resumen
  págs. 439-444
- Circuito integrado digital para el mapeado de redes neuronales
  F. Castillo, Joan Cabestany Moncusí, J.M. Moreno
  - Resumen
  págs. 445-449
- Aplicación del espectro de Reed-Muller a la generación de patrones de test
  Julio Ortega Lopera, Antonio Lloris Ruiz, Alberto Prieto Espinosa, Francisco José Pelayo Valle
  - Resumen
  págs. 453-458
- TESEO: algoritmo eficiente para la generación algebraica de patrones de test
  Pablo Pérez Trabado, Julio Ortega Lopera, Antonio Lloris Ruiz
  - Resumen
  págs. 459-464
- Sistema de ayuda al test de circuitos digitales MOS basado en técnicas espectrales
  Gustavo A. Ruiz Robredo, Juan Antonio Michell Martín, Ángel María Burón Romero
  - Resumen
  págs. 465-470
- Detección y diagnosis de fallos en circuitos dinámicos NORA CMOS con scan-path
  Miguel A. Manzano, José Manuel Solana Quirós
  - Resumen
  págs. 471-476
- Diseño e implementación de los elementos básicos de un dispositivo lógico programable
  Juan Manuel Sánchez Pérez, José Luis Imaña Pascual, Juan Lanchares Dávila, J. González
  - Resumen
  págs. 479-483
- Técnicas de optimización topológica para reducir el área de Arrays Lógicos Programables
  Julio Ballesteros Rubio, Juan Manuel Sánchez Pérez
  - Resumen
  págs. 485-490
- Verificación avanzada de dispositivos lógicos programables
  Miguel Ángel Allende Recio, Eugenio Villar Bonet, Ana Isabel Fernández Abia
  - Resumen
  págs. 491-496
- Compensación digital de la desviación de frecuencia con la temperatura en osciladores de cuarzo
  Francisco Javier Azcondo Sánchez, Imanol Izkara, Raúl Barcena, Juan Peire Arroba
  - Resumen
  págs. 497-502
- Sensor de temperatura basado en un oscilador de cuarzo
  Francisco Javier Azcondo Sánchez, Juan Peire Arroba
  - Resumen
  págs. 503-508
- Realización de un multiplicador-divisor mediante matrices celulares
  Salvador Bracho, María de Mar Martínez Solórzano, R. Alarcón
  - Resumen
  págs. 511-513
- Circuito divisor en aritmética de radix 4
  M. A. Morante Rábago, María de Mar Martínez Solórzano, Salvador Bracho, A. Arana, J. A. Ayala
  - Resumen
  págs. 515-516
- Diseño de un divisor binario
  Salvador Bracho, María de Mar Martínez Solórzano, L. Sáiz de Quevedo, J. Blanco, Rosario Casanueva Arpide, M. I. González
  - Resumen
  págs. 517-518
- Realización de un Filtro Digital de alta velocidad basado en la utilización de un multiplicador sistólico
  Ernani Randon, M. José López, Pablo Sánchez
  - Resumen
  págs. 519-520
- Diseño de un generador de números aleatorios y analizador de firmas empleando autómatas celulares
  Olga María Conde Portilla, C. J. García, E. Novoa, María de Mar Martínez Solórzano, Salvador Bracho
  - Resumen
  págs. 521-523
- Diseño de un multiplicador de Baugh Wooley C-Testable
  A. Rodero, D. Casanueva, María de Mar Martínez Solórzano, Salvador Bracho
  - Resumen
  págs. 525-526
- Unidad de control en lógica programable para coprocesador trigonométrico
  Imanol Izkara, Jesús Araujo Gómez, Eugenio Villar Bonet
  - Resumen
  págs. 527-528
- Diseño de un banco de registros RISC CMOS y control de ventanas solapadas de tamaño fijo
  V. Gómez, R. Mozuelos, P. Tabuenca, F. Romero, A. Sánchez, J. J. Vallecillo, Miguel Ángel Allende Recio
  - Resumen
  págs. 529-531
- Una realización hardware de la rutina de almacenamiento de ventanas RISC
  Miguel Ángel Allende Recio, E. Casino, J.I. Martínez, L.A. Gutiérrez
  - Resumen
  págs. 533-534
- Experiencia de diseño de un circuito ASIC mixto
  Miguel Ángel Aguirre, Antonio J. Torralba Silgado, L. García Franquelo
  - Resumen
  págs. 535-538

Fundación Dialnet

Acceso de usuarios registrados

Imagen de identificación

¿Olvidó su contraseña?

¿Es nuevo? Regístrese

Ventajas de registrarse

Dialnet Plus

Opciones de compartir

Opciones de entorno

Sugerencia / Errata

© 2001-2024 Fundación Dialnet · Todos los derechos reservados

Coordinado por: