Técnicas de optimización topológica para reducir el área de Arrays Lógicos Programables

• Autores: Julio Ballesteros Rubio, Juan Manuel Sánchez Pérez
• Localización: Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 485-490
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se desarrollan diversos métodos para resolver algunos problemas de optimización topológica de Arrays Lógicos Programables (PLAs), tales como la triangularización, el plegamiento simple y el plegamiento múltiple restringido. El problema de la triangularización se resuelve mediante la aplicación de la técnica de Simulated Annealing. El plegamiento simple de PLAs, aplicado a sus columnas, ha sido resuelto, en cambio, mediante un algoritmo de "branch and bound" el cual permite la obtención de una solución óptima o cuasi-óptima al optimizar PLAs de grandes dimensiones. Finalmente, el plegamiento múltiple restringido a una de la columnas externas del PLA, se ha convertido en un problema de optimización combinatoria consistente en calcular el máximo subgrafo completo de un grafo. Para resolver este último problema se ha desarrollado un algoritmo de tipo heurístico basado en la técnica de "avance rápido".