InstitucionesÁrea de conocimientoAclaración de materia/profesión
Identificadores de autorPeriodo de publicación recogido
|
|
|
Perspectivas del test de circuitos integrados desde descripciones VHDL
Teresa Riesgo, Y. Torroja, Eduardo Torre Arnanz, J. Uceda
VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 313-318
Eduardo Torre Arnanz, Teresa Riesgo, J. Uceda, J. M. Cabrera
VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 477-483
Síntesis automática de FSM a partir de descripciones gráficas
Y. Torroja, Eduardo Torre Arnanz, Teresa Riesgo, I Pompa, J. Uceda
VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 507-508
Análisis comparativo de tres técnicas de simulación de fallos
Y. Torroja, Teresa Riesgo, Eduardo Torre Arnanz, J. Uceda
Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 39-44
Simulación y generación de vectores de test para circuitos integrados mediante el uso de transputers
Eduardo Torre Arnanz, Y. Torroja, Teresa Riesgo, J. Uceda
Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 393-398
Eduardo Torre Arnanz
Tesis doctoral dirigida por J. Uceda (dir. tes.). Universidad Politécnica de Madrid (2000).
Runtime adaptive hardware/software execution in complex heterogeneous systems
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.). Universidad Politécnica de Madrid (2021).
A framework to support run-time adaptation in reconfigurable multi-accelerator systems
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.). Universidad Politécnica de Madrid (2020).
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.). Universidad Politécnica de Madrid (2019).
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.), Jorge Portilla Berrueco (codir. tes.). Universidad Politécnica de Madrid (2015).
Parametric and structural self-adaptation of embedded systems using evolvable hardware
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.), Lukas Sekanina (codir. tes.). Universidad Politécnica de Madrid (2015).
Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.). Universidad Politécnica de Madrid (2014).
Emulación en prototipos basados en FPGAS: métodos de depuración mediante inserción de lógica compatible con el estándar IEEE-1149.1
Tesis doctoral dirigida por Eduardo Torre Arnanz (dir. tes.). Universidad Politécnica de Madrid (2004).
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2025 Fundación Dialnet · Todos los derechos reservados