Emulación en prototipos basados en FPGAS: métodos de depuración mediante inserción de lógica compatible con el estándar IEEE-1149.1

• Autores: Mario Garcia Valderas
• Directores de la Tesis: Eduardo Torre Arnanz (dir. tes.)
• Lectura: En la Universidad Politécnica de Madrid ( España ) en 2004
• Idioma: español
• Tribunal Calificador de la Tesis: Javier Uceda Antolín (presid.), Luis Entrena Arrontes (secret.), Juan Antonio Montiel Nelson (voc.), Bicho Dos Santos Marcelino (voc.), Miguel Ángel Aguirre (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología electrónica
      • Antenas
• Texto completo no disponible (Saber más ...)
• Resumen

  • El avance de las tecnologías para la fabricación de circuitos digitales ha hecho posible a lo largo de los últimos años la multiplicación de la capacidad de integración de los circuitos. Esta evolución ha provocado que el proceso de diseño se base más en la capacidad de desarrollar y gestionar diseños muy grandes que en la habilidad de realizar circuitos óptimos que utilicen la mínima cantidad de recursos. En la actualidad es posible integrar sistemas completos en un solo circuito (Systems on Chip) incluyendo los diferentes componentes, normalmente uno o varios microprocesadores, memorias, periféricos y lógica adicional bajo un solo encapsulado. Para el diseño de circuitos tan grandes, ha sido de vital importancia la aparición de técnicas de diseño basadas en lenguajes de descripción de hardware (VHDL, Verilog).

    Dado que un diseño descrito mediante un lenguaje de descripción de hardware es, desde un punto de vista funcional, independiente de la tecnología en la que se implemente, es posible realizar su implementación en circuitos programables (FPGAs) montados en placas diseñadas al efecto para verificar su correcto funcionamiento antes de llevar a cabo la implementación en la tecnología final.

    En sistemas basados en FPGAs, ya sean prototipos para emulación o sistemas implementados mediante FPGAs, las técnicas clásicas de depuración de circuitos resultan poco adecuadas. La posibilidad de uso de osciloscopios o analizadores lógicos es limitada, debido a dos causas principales. En primer lugar, la capacidad de los dispositivos puede llegar a ser tan grande que la inmensa mayoría de las señales del sistema estarán contenidas dentro de las FPGAs, de modo que no son observables. En segundo lugar, los encapsulados actuales tienen un gran número de terminales y, salvo en los modelos más pequeños, es físicamente imposible conectar sondas para su observación. Para afrontar estos inconvenientes, en la presen