Perspectivas del test de circuitos integrados desde descripciones VHDL

• Autores: Teresa Riesgo, Y. Torroja, Eduardo Torre Arnanz, J. Uceda
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 313-318
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Este artículo describe las posibilidades de las herramientas de test partiendo de descripciones no estructurales. Al trabajar con descripciones de más alto nivel, el número de primitivas a considerar disminuye y, por tanto, es posible acometer problemas más complejos. Además, se dispone de información sobre el comportamiento de los circuitos que aproxima la descripción de partida al conocimiento del diseñador de circuitos integrados. Para tratar el test desde las primeras fases del diseño, previas a la síntesis, se necesitará validar unos modelos de fallo a más alto nivel, que se presentan en este trabajo. Como punto de partida se han elegido las descripciones VHDL, por tratarse de un lenguaje stándar aceptado, capaz de modelar de forma muy versátil hardware de cualquier complejidad.