En esta comunicación se representa un algoritmo de generación de patrones de test para faltas de anclaje ("stuck-at") en circuitos combinacionales, obtenidos por solución de ecuaciones booleanas. Se incluyen reglas detalladas para la construcción de las ecuaciones, y para el uso de los puntos de fan-out en la simplificación del procedimiento.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados