Verificación formal de circuitos digitales basada en simulación simbólica

• Autores: Lluís Ribas Xirgo, Jordi Riera Baburés, J. Carrabina, Lluís Terés Terés
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 37-41
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Se presenta un método para determinar la función lógica de un circuito a partir de su esquema eléctrico o de su descripción geométrica (layout). Este método se basa en la simulación simbólica del circuito y su aplicación evita el tener que ejecutar pesadas simulaciones eléctricas para la verificación del circuito durante su diseño. La incorporación de aspectos novedosos como la detección de estados de memorización y de cortocircuitos le permite operar con circuitos de carácter secuencial e, incluso, con circuitos erróneos replicando al usuario con la respuesta funcional de tales circuitos.