Resumen de Verificación formal de circuitos digitales basada en simulación simbólica
Lluís Ribas Xirgo, Jordi Riera Baburés, J. Carrabina, Lluís Terés Terés
Se presenta un método para determinar la función lógica de un circuito a partir de su esquema eléctrico o de su descripción geométrica (layout). Este método se basa en la simulación simbólica del circuito y su aplicación evita el tener que ejecutar pesadas simulaciones eléctricas para la verificación del circuito durante su diseño. La incorporación de aspectos novedosos como la detección de estados de memorización y de cortocircuitos le permite operar con circuitos de carácter secuencial e, incluso, con circuitos erróneos replicando al usuario con la respuesta funcional de tales circuitos.
