Realización de un planificador inteligente para síntesis de alto nivel

• Autores: Pedro Tabuenca Dopico, Pablo Pedro Sánchez Espeso, Eugenio Villar Bonet
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 315-319
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se presenta un estudio para dotar a una herramienta de síntesis de alto nivel de un planificador inteligente capaz de decidir estrategias en la síntesis de una determinada descripción algorítmica en VHDL. Para la realización de este planificador se han utilizado técnicas de conjuntos difusos en la búsqueda heurística de la mejor solución en el espacio RT.