Generación del layout de circuitos dimensionados en estilo standard-cell

• Autores: José Ignacio García Nicolás, Denis Navarro
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 471-475
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Se presenta una herramienta destinada a la generación del layout de circuitos CMOS VLSI conbinacionales dimensionados. El estilo standard-cell escogido permite tratar con circuitos extensos, mientras se mantiene un control preciso de las características del layout en la etapa de dimensionamiento; facilitando la bufferización de puertas así como la partición de transistores.

    El método propuesto permite generar un circuito dimensionado, cuyo layout real cumple las restricciones temporales impuestas, con dos únicas generaciones del layout. Se crea un layout precio, con transistores de dimensiones mínimas, que será empleado como punto de partida para el dimensionamiento. Una vez dimesionado el circuito se volverá a generar el layout dimensionado respetando las posiciones de las celdas en el layout inicial, de forma que las longitudes de las interconexiones se mantengan.