Un multiplicador analógico CMOS de cuatro cuadrantes

• Autores: J. F. Martin, Francisco Javier Ríos Gómez, Rafael Escaño Quero, J Rodríguez
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 505-506
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Presentamos en este trabajo el estudio, diseño y validación de un multiplicador analógico de cuatro cuadrantes según la técnica "quater-square" en tecnología CMOS. Esta técnica nos permite aprovechar con gran efectividad y con un número mínimo de componentes las características cuadráticas de estas estructuras unipolares permitiéndonos un mínimo de error de linealidad, un gran rango dinámico y una buena respuesta en frecuencia. Se hace especial énfasis en el estudio de la compensación de los efectos debidos a la modulación de la longitud del canal, efecto body y la degradación de la mobilidad de portadores. Utilizamos la tecnologías de Mietec (2.4 μm) y se ha realizado en full-custom.