Unidad aritmética con paralelismo configurable para emular redes neuronales

• Autores: Narcís Avellana, F. Lisa, Mario Reyes de los Mozos, Elena Valderrama Vallès
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 197-201
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este artículo se presenta un ASIC diseñado específicamente para realizar para realizar operaciones aritméticas en la emulación de redes neuronales. El circuito utiliza cierto grado de paralelismo en el proceso de los datos y está organizado en una estructura pipe- line. En función del número de bits con que se representan los datos (pesos y estados), los recursos de cálculo se configuran de tal manera que se pueda procesar en paralelo el máximo número de ellos, es decir, existe paralelismo con que el sistema funciona. El circuito ha sido diseñado para operar integrado en un sistema desarrollado específicamente para emular redes neuronales.