Exploiting loop-level parallelism on coarse-grained reconfigurable architectures using modulo scheduling

• Autores: B. Mei, S. Vernalde
• Localización: IEE Proceedings: Computers and digital techniques, ISSN 1350-2387, Vol. 150, Nº 5, 2003, págs. 255-261
• Idioma: inglés
• Texto completo no disponible (Saber más ...)