Periodo de publicación recogido
|
|
|
Power Estimation and Reduction of CMOS Circuits Considering Gate Delay
H. Ueda, K. Kinoshita
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 82, Nº 1, 1999, págs. 301-308
Logic Optimization: Redundancy Addition and Removal Using Implication Relations
Hideyuki Ichihara, K. Kinoshita
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 81, Nº 7, 1998, págs. 724-730
3D Shape Recognition by Active Vision - Without Camera Velocity Information
K. Kinoshita, K. Deguchi
11th IAPR : International Conference on Pattern Recognition: Proceedings : The Hague, The Netherlands, August 30 - September 3, 1992 / coord. por International Association for Pattern Recognition (IAPR), Vol. 1, 1992 (Conference A: Computer Vision and Applications), ISBN 081862910X, págs. 177-180
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados