Circuit level prediction of device performance degradation due to negative bias temperature stress.

• Autores: R. Kuroda, A. Teramoto, K. Watanabe, M. Mifuji, T. Yamaha, S. Sugawa, T. Ohmi
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 6, 2007, págs. 930-936
• Idioma: inglés
• Texto completo no disponible (Saber más ...)