Este artículo presenta una metodología para la síntesis de circuitos de control en una herramienta de síntesis de alto nivel para circuitos asíncronos. Suponiendo que las fases de planificación y de asignación de recursos ya han sido realizados, se centra en la especificación y síntesis de las unidades de control. Las unidades funcionales se implementan con tecnología DCVSL, mientras que los circuitos de control se especifican en forma de STGs, y se sintetizan utilizando técnicas de síntesis lógica y eliminación de riesgos.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados