Periodo de publicación recogido
|
|
|
Low Area Pipelined Circuits by the Replacement of Registers with Delay Elements
B. Rosdi, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 90, Nº 12, 2007, págs. 2736-2742
Multi-Clock Cycle Paths and Clock Scheduling for Reducing the Area of Pipelined Circuits
B. Rosdi, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3435-3442
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados