págs. 1447-1456
págs. 1457-1465
A Method of Generating Tests with Linearity Property for Gate Delay Faults in Combinatorial Circuits
págs. 1466-1473
págs. 1474-1482
págs. 1483-1485
págs. 1486-1488
págs. 1489-1491
© 2001-2024 Fundación Dialnet · Todos los derechos reservados