Takeo Yasuda
Periodo de publicación recogido
|
|
|
|
|
-
Artículos de revistas
An On-Chip Power-on Reset Circuit for Low Voltage Technology
Takeo Yasuda
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 85, Nº 2, 2002, págs. 366-372
A Dynamically Phase Adjusting PLL for Improvement of Lock-up Performance
Takeo Yasuda, Hiroaki Fujita, Hidetoshi Onodera
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 84, Nº 11, 2001, págs. 2793-2801
High-Speed Wide-Locking Range VCO with Frequency Calibration
Takeo Yasuda
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 83, Nº 12, 2000, págs. 2616-2622
Differential analog data path DC offset calibration methods
Takeo Yasuda, Hajime Andoh
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 82, Nº. 2, 1999, págs. 301-306
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
