Ultra Low Power Operation of Partially-Depleted SOI/CMOS Integrated Circuits
T. Hirota, Y. Wada, J. Takasoh, K. Kubo, K. Mashiko, K. Ueda, T. Yoshimura
págs. 1697-1704
págs. 1705-1715
págs. 1716-1723
págs. 1724-1732
págs. 1733-1738
A 1V, 10.4mW Low Power DSP Core for Mobile Wireless Use
R. Sasagawa, W. Shibamoto, A. Tsuchiya, T. Ishihara, S. Kawashima, T. Shiota, I. Fukushi
págs. 1739-1746
Random Modulation: Multi-Threshold-Voltage Design Methodology in Sub-2-V Power Supply CMOS
T. Yamashita, T. Shimizu, F. Maki, K. Yano, N. Kato, Y. Akita, M. Hiraki
págs. 1747-1754
págs. 1755-1762
págs. 1763-1775
págs. 1776-1787
págs. 1788-1790
© 2001-2024 Fundación Dialnet · Todos los derechos reservados