K. Inoue

• Artículos de revistas (15)

• Artículos de revistas

  • Return Address Protection on Cache Memories

    K. Inoue

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 12, 2006, págs. 1937-1947

    

  • A CAM-Based Signature-Matching Co-processor with Application-Driven Power-Reduction Features

    H. J. Mattausch, K. Inoue, H. Noda, K. Arimoto

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 6, 2005, pág. 1332

    

  • Embedded Low-Power Dynamic TCAM Architecture with Transparently Scheduled Refresh

    T. Koide, K. Dosaka, K. Arimoto, K. Fujishima, H. Noda, K. Inoue, H. J. Mattausch

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 4, 2005, pág. 622

    

  • Magnetic Marker and High T~c Superconducting Quantum Interference Device for Biological Immunoassays (INVITED)

    A. Tsukamoto, K. Saitoh, K. Tsukada, A. Kandori, Y. Sugiura, K. Enpuku, K. Inoue, K. Yoshinaga

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 2, 2005, pág. 158

    

  • Two Dimensional Semiconductor-Based Photonic Crystal Slab Waveguides for Ultra-Fast Optical Signal Processing Devices (INVITED)

    K. Kanamoto, Y. Nakamura, S. Ohkouchi, H. Nakamura, K. Inoue, H. Sasaki, Y. Watanabe, Y. Sugimoto, Y. Tanaka, N. Ikeda

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 3, 2004, pág. 316

    

  • Low Noise and Low Distortion Performances of an AlGaN/GaN HFET

    T. Murata, K. Inoue, T. Tanaka, H. Ishikawa, T. Egawa, Y. Hirose, Y. Ikeda, M. Ishii

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 86, Nº 10, 2003, pág. 2058

    

  • A 0.18 mum 32 Mb Embedded DRAM Macro for 3-D Graphics Controller

    I. Hayashi, H. Noda, N. Watanabe, F. Morishita, K. Dosaka, Y. Morooka, S. Soeda, A. Yamazaki, T. Fujino, K. Inoue

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 9, 2002, págs. 1697-1708

    

  • Omitting Cache Look-up for High-Performance, Low-Power Microprocessors

    K. Inoue, V. Moshnyaga, K. Murakami

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 279-287

    

  • Trends in High-Performance, Low-Power Cache Memory Architecture

    K. Inoue, V. Moshnyaga, K. Murakami

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 304-314

    

  • Optical Label Switching Using Optical Label Based on Wavelength and Pilot Tone Frequency

    S. Kuwano, T. Kitagawa, K. Oguchi, K. I. Tanaka, Koji Shimano, K. Inoue

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 84, Nº 5, 2001, págs. 501-508

    

  • A High-Performance/Low-Power On-Chip Memory-Path Architecture with Variable Cache-Line Size

    K. Inoue, K. Kai, K. Murakami

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 11, 2000, págs. 1716-1723

    

  • Hybrid Aligned Rod-Like Liquid Crystalline Polymer Film as Viewing Angle Compensator for NW-TN-LCDs: Improvement of Gray Scale Performance

    T. Toyooka, Y. Kobori, K. Inoue, T. Kurita, T. Kaminade, E. Yoda, K. Suzuki

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 10, 2000, págs. 1588-1593

    

  • A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection

    K. Inoue, T. Ishihara, K. Murakami

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 2, 2000, págs. 186-194

    

  • A Low-Voltage 42.4G-BPS Single-Ended Read-Modify-Write Bus and Programmable Page-Size on a 3D Frame-Buffer

    K. Inoue

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 2, 2000, págs. 195-204

    

  • High Bandwidth, Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs

    K. Inoue, K. Kai, K. Murakami

    IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 9, 1998, pág. 1438

    

Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.