Periodo de publicación recogido
|
|
|
Reliability assessment of integrated power transistors: Lateral DMOS versus vertical DMOS.
P. Moens, G. Van den Bosch
Microelectronics reliability, ISSN 0026-2714, Vol. 48, Nº. 8-9, 2008, págs. 1300-1305
Thermal resistance assessment in multi-trenched power devices.
J. Roig, B. Desoete, F. Bauwens, F. Lovadina, P. Moens
Microelectronics reliability, ISSN 0026-2714, Vol. 48, Nº. 8-9, 2008, págs. 1479-1484
Lifetime modeling of intrinsic gate oxide breakdown at high temperature.
R. Moonen, P. Vanmeerbeek, G. Lekens, W. De Ceuninck, P. Moens, J. Boutsen
Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 9-11, 2007, págs. 1389-1393
TLP Characterization of large gate width devices.
P. Coppens, G. Jenicot, H. Casier, F. De Pestel, F. Depuydt, N. Martens, P. Moens
Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 9-11, 2007, págs. 1462-1467
Integration of an SCR in an active clamp.
K. Reynders, P. Moens
Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 7, 2007, págs. 1054-1059
Avalanche Ruggedness of Local Charge Balance Power Super Junction Transistors
Ana Villamor
Tesis doctoral dirigida por David Flores (dir. tes.), P. Moens (dir. tes.), Jaume Roig Guitart (dir. tes.). Universitat Autònoma de Barcelona (2013).
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2025 Fundación Dialnet · Todos los derechos reservados