pág. 999
págs. 1000-1007
RF ESD protection strategies: Codesign vs. low-C protection.
W. Soldner, M. Streibl, U. Hodel, M. Tiebout, H. Gossner, D. Schmitt-Landsiedel, J.H. Chun, C. Ito, R.W. Dutton
págs. 1008-1015
Transient voltage overshoot in TLP testing ¿ Real or artifact?.
D. Trémouilles, S. Thijs, Ph. Roussel, M.I. Natarajan, V. Vassilev, G. Groeseneken
págs. 1016-1024
págs. 1025-1029
págs. 1030-1035
Verification of CDM circuit simulation using an ESD evaluation circuit.
M. Etherton, J. Willemen, W. Wilkening, N. Qu, S. Mettler, W. Fichtner
págs. 1036-1043
SCR operation mode of diode strings for ESD protection.
U. Glaser, K. Esmark, M. Streibl, C. Russ, K. Domanski, M. Ciappa, W. Fichtner
págs. 1044-1053
págs. 1054-1059
SCR-based ESD protection in nanometer SOI technologies.
O. Marichal, G. Wybo, B. Van Camp, P. Vanisacker, B. Keppens
págs. 1060-1068
Design automation to suppress cable discharge event (CDE) induced latchup in 90 nm CMOS ASICs.
C.J. Brennan, K. Chatty, J. Sloan, P. Dunn, M. Muhammad, R. Gauthier
págs. 1069-1074
Effects of device aging on microelectronics radiation response and reliability.
D.M. Fleetwood, M.P. Rodgers, L. Tsetseris, X.J. Zhou, I. Batyrev, S. Wang, R.D. Schrimpf, S.T. Pantelides
págs. 1075-1085
págs. 1086-1094
págs. 1095-1102
págs. 1103-1112
págs. 1113-1119
págs. 1120-1126
págs. 1127-1134
págs. 1135-1144
Spice-aided modelling of the UC3842 current mode PWM controller with selfheating taken into account.
págs. 1145-1152
© 2001-2024 Fundación Dialnet · Todos los derechos reservados