Juan Antonio Maestro

• Artículos de revistas (8)
• Tesis (1)
• Tesis dirigidas (7)

• Artículos de revistas

  • Reliability of 3D memories using Orthogonal Latin Square codes

    Alfonso Sánchez-Macián, F. Garcia-Herrero, Juan Antonio Maestro

    Microelectronics reliability, ISSN 0026-2714, Nº. 95, 2019, págs. 74-80

    • Resumen
    

  • Seu and Sefi error detection and correction on a ddr3 memory system

    Ana Cóbreces, Alberto Regadío Carretero, Jesús Tabero Godino, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro

    Microelectronics reliability, ISSN 0026-2714, Nº. 91-1, 2018, págs. 23-30

    • Resumen
    

  • Modular fault tolerant processor architecture on a SoC for space

    Jesús Tabero Godino, Alberto Regadío Carretero, César Pérez, Jesús Pazos, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro

    Microelectronics reliability, ISSN 0026-2714, Nº. 83, 2018, págs. 84-90

    • Resumen
    

  • Fault tolerant encoders for Single Error Correction and Double Adjacent Error Correction codes

    Shanshan Liu, Pedro Reviriego Vasallo, Juan Antonio Maestro, Liyi Xiao

    Microelectronics reliability, ISSN 0026-2714, Nº. 81, 2018, págs. 167-173

    • Resumen
    

  • Characterizing a RISC-V SRAM-based FPGA implementation against Single Event Upsets using fault injection

    Alexis Ramos, Juan Antonio Maestro, Pedro Reviriego Vasallo

    Microelectronics reliability, ISSN 0026-2714, Nº. 78, 2017, págs. 205-211

    • Resumen
    

  • A method to recover critical bits under a double error in SEC-DED protected memories

    Shanshan Liu, Pedro Reviriego Vasallo, Liyi Xiao, Juan Antonio Maestro

    Microelectronics reliability, ISSN 0026-2714, Nº. 73, 2017, págs. 92-96

    • Resumen
    

  • Comments on “Extend orthogonal Latin square codes for 32-bit data protection in memory applications” Microelectron. Reliab. 63, 278–283 (2016)

    Shanshan Liu, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro, Liyi Xiao

    Microelectronics reliability, ISSN 0026-2714, Nº. 69, 2017, págs. 126-129

    

  • Implementing Double Error Correction Orthogonal Latin Squares Codes in SRAM-based FPGAs

    Mustafa Demirci, Pedro Reviriego Vasallo, Juan Antonio Maestro

    Microelectronics reliability, ISSN 0026-2714, Nº. 56, 2016, págs. 221-227

    • Texto completo
    

• Tesis

  • Técnicas de estimación de rendimiento y área para el particionamiento hardware-software en un entorno de codiseño

    Juan Antonio Maestro

    Tesis doctoral dirigida por Daniel Mozos Muñoz (dir. tes.). Universidad Complutense de Madrid (1999).

    • Resumen
    • Tesis en acceso abierto en: Docta Complutense
    

• Tesis dirigidas

  • Design and implementation of a fault-tolerant star tracker image processing system in an sram-based fpga

    Luis Aranda Barjola

    Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2018).

    • Resumen
    

  • Diseño e implementación de técnicas de tolerancia a fallos para el uso de un microprocesador en misiones espaciales

    Alexis Ramos Amo

    Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2018).

    • Resumen
    

  • High-level methodologies to implement energy efficient fault tolerant registers

    Ricardo González Toral

    Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2018).

    • Resumen
    

  • Metodología para estimar el impacto de la codificación del repertorio de instrucciones en la fiabilidad de un microprocesador bajo los efectos de la radiación

    Jorge Alberto Martínez Ladrón de Guevara

    Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2017).

    • Resumen
    

  • Soft error mitigation in commercial off-the-shelf (cots) fpgas with ecc-based techniques

    Mustafa Demirci

    Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2017).

    • Resumen
    

  • A new methodology to systemize the design of fault-tolerant circuits based on system knowledge

    Shih-fu Liu

    Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2011).

    • Resumen
    • Tesis en acceso abierto en: TESEO
    

  • Metodología para la automatización de la protección selectiva con optimización de coste en circuitos digitales bajo los efectos de la radiación

    Óscar Ruano Ramos

    Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2011).

    • Resumen
    • Tesis en acceso abierto en: TESEO
    

Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.